Riverlane 发布全球最强大的量子解码器，加速向 “有用 “量子计算新时代的过渡

全球首款解码器芯片和解码器 IP 的推出标志着向实现 "量子纠错 "这一业界决定性技术挑战迈出了重要一步

英国剑桥： 量子工程公司Riverlane开发出世界上首款专用解码器芯片，并发布了其解码器IP和早期纠错量子计算路线图。这是该公司正在进行的建立量子纠错堆栈工作的一部分，每台量子计算机都需要建立量子纠错堆栈才能达到有用的规模。

专用集成电路（ASIC）演示器解码器芯片是该堆栈的关键要素，也是首款制造出来的此类芯片。此外，Riverlane 还发布了功能更强大的下一代解码器的 IP，任何量子计算机制造商都可以在自己的硬件中使用。河兰公司计划于 2023 年第四季度在实际硬件中演示这种解码器。

量子纠错是量子计算机面临的决定性挑战，它使我们能够制造出错误率低到足以进行有用计算的大型量子计算机。

要实现这一目标，我们需要一个专用的量子纠错堆栈，它位于量子硬件层和应用层之间。每台有用的量子计算机，无论其量子比特类型和应用如何，都需要一个量子纠错堆栈。

量子纠错堆栈有许多组件。Riverlane 正在开发解码器和控制系统，它们共同将许多不可靠的物理量子比特转化为更可靠的 "逻辑 "量子比特。量子解码器必须处理量子计算机每秒产生的 TB 级数据，以防止错误传播并使计算失效。

这款名为 DD0A 的 ASIC 芯片是解码 ASIC 系列的首款产品，它提供了一款高速、大容量、高性价比的解码器，能够在大幅降低功耗的情况下实现高容量运行。

Riverlane 首席执行官兼创始人 Steve Brierley 解释说：我们正在进入量子计算的新时代，我们将开始应对该技术的决定性挑战--需要从几百次量子运算无故障扩展到一万亿次量子运算。实现这一目标的唯一途径是采用一种名为量子纠错的复杂新技术。Riverlane 正在开发全面的技术，以加速所有量子计算机的这一转变。我们今天推出的世界上最强大的量子解码器和首款解码芯片，就是在这一征程中迈出的重要一步。"

Riverlane 还推出了其解码 IP 系列，可在运行时进行实时纠错处理。它能以前所未有的速度和精度工作。解码 IP 系列专为与现场可编程门阵列 (FPGA) 配合使用而设计，可实现快速原型开发和集成，加快创新速度。

Brierley 补充说："我们现在正在实际硬件上实现量子算法。最关键的是，Riverlane 找到了一个平衡点，可以满足创建实际解码器解决实际问题所需的所有指标，这使得我们的解码器成为目前最强大的解码器。

解码ASIC系列和解码IP系列都可以集成到超导、陷落离子和中性原子量子硬件中。Riverlane将继续开发和验证其下一代解码ASIC系列和解码IP系列，并沿着公司的路线图前进，路线图可在www.riverlane.com。

致编辑

• 请点击此处查看图片

联系方式

欲了解更多信息和图片，请联系

Emilia Conlon，Riverlane 公司通信主管

[email protected]

Gemma Church，Riverlane 量子内容和社区负责人

[email protected]07967 565080

关于河畔

Riverlane 的使命是早日实现量子计算，开启一个与工业革命和数字革命同等重要的人类进步时代。 为实现这一目标，Riverlane 正在构建量子纠错堆栈（Quantum Error Correction Stack），以全面控制所有量子比特类型，并纠正阻碍当今一代量子计算机实现实用规模的数百万个数据错误。Riverlane 的客户包括政府、量子计算机硬件公司和世界领先的研究实验室。投资者包括领先的风险投资基金 Molten Ventures、Amadeus Capital Partners 和 Cambridge Innovation Capital；英国国家安全投资基金 (NSSIF)；高性能计算领军企业 Altair 和剑桥大学。

www.riverlane.com